

처음 만나는 디지털 논리회로

제08장. 플립플롭

학습목표 및 목차

- NOR 래치 회로와 NAND 래치 회로의 동작을 이해하고 설명할 수 있다.
- SR 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭의 동작을 구분하여 이해할 수 있다.
- 게이티드 플립플롭, 에지 트리거 플립플롭의 차이점을 설명할 수 있다.
- 비동기 입력의 동작을 이해하고 응용할 수 있다.

8.1 기본적인 플립플롭

8.2 SR 플립플롭

8.3 D 플립플롭

8.4 JK 플립플롭


8.5 T 플립플롭

8.6 비동기 입력


8.7 플립플롭의 동작 특성

□ 개요

- 플립플롭(flip-flop)과 래치(latch)는 2개의 안정된(bi-stable) 상태 중 하나를 가지는 1비트 기억 소자
- 플립플롭과 래치도 게이트로 구성되지만 조합논리회로와 달리 궤환(feed back)이 있다.
- 래치 회로는 근본적으로는 플립플롭과 유사한 기능을 수행




NOR 래치 회로



NAND 래치 회로

1 NOR 게이트로 구성된 SR 래치




논리회로


S	R	$Q(t+1)$
0	0	$Q(t)$ (불변)
0	1	0
1	0	1
1	1	부정

진리표

■ $S=0, R=0$ 일 때



(a) $Q=0, \bar{Q}=1$ 인 경우



(b) $Q=1, \bar{Q}=0$ 인 경우

☞ 출력은 현재 상태 유지


NOR 게이트 진리표

A	B	F
0	0	1
0	1	0
1	0	0
1	1	0

8.1 기본적인 플립플롭


NOR 게이트로 구성된 SR 래치

■ $S=0, R=1$ 일 때




☞ 출력: $Q=0$

■ $S=1, R=0$ 일 때



☞ 출력: $Q=1$

■ $S=1, R=1$ 일 때




☞ 출력: 부정 ($Q=0, \bar{Q}=0$)

예제 8-1


그림과 같은 파형을 NOR 게이트 SR 래치 회로에 인가하였을 때, 출력 Q 의 파형을 그려라. 단, Q 는 0으로 초기화되어 있으며, 게이트에서의 전파 지연은 없는 것으로 가정한다.

풀이



End of Example

2 NAND 게이트로 구성된 SR 래치




논리회로

S	R	$Q(t+1)$
0	0	부정
0	1	1
1	0	0
1	1	$Q(t)$ (불변)

진리표

■ $S = 0, R = 0$ 일 때



☞ 출력 : 부정 ($Q=1, \bar{Q}=1$)


NAND 게이트 진리표

A	B	F
0	0	1
0	1	1
1	0	1
1	1	0


8.1 기본적인 플립플롭

NAND 게이트로 구성된 SR 래치



■ $S = 0, R = 1$ 일 때



■ $S = 1, R = 0$ 일 때



■ $S = 1, R = 1$ 일 때




☞ 출력은 현재 상태 유지

예제 8-2


그림과 같은 파형을 NAND 게이트 SR 래치 회로에 인가하였을 때, 출력 Q 의 파형을 그려라. 단, Q 는 0으로 초기화되어 있으며, 게이트에서의 전파 지연은 없는 것으로 가정한다.

풀이



End of Example

1 게이티드 SR 플립플롭




EN = 0인 경우	S와 R의 입력에 관계없이 앞 단의 NAND 게이트 G_3 과 G_4 의 출력이 항상 1이므로 플립플롭의 출력은 불변
EN = 1인 경우	S와 R의 입력이 회로 후단의 NAND 게이트 G_1 과 G_2 의 입력으로 전달되어 앞에서 설명한 NAND 게이트 SR 래치와 같은 동작을 수행

Gated SR 플립플롭을 Gated SR 래치라고도 한다.

8.2 SR 플립플롭


게이티드 SR 플립플롭

① $S = 0, R = 0$ 일 때



☞ $S=1, R=1$ 인 경우이므로 출력은 불변

② $S = 0, R = 1$ 일 때



☞ $S=1, R=0$ 인 경우이므로 $Q=0$

NAND 게이트 진리표

A	B	F
0	0	1
0	1	1
1	0	1
1	1	0


NAND 게이트 SR 래치회로 진리표

S	R	$Q(t+1)$
0	0	부정
0	1	1
1	0	0
1	1	$Q(t)$ (불변)

8.2 SR 플립플롭


게이티드 SR 플립플롭

③ $S = 1, R = 0$ 일 때



☞ $S=0, R=1$ 인 경우이므로 $Q=1$

④ $S = 1, R = 1$ 일 때



☞ $S=0, R=0$ 인 경우이므로 출력은 부정

NAND 게이트 진리표

A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

NAND 게이트 SR 래치회로 진리표

S	R	$Q(t+1)$
0	0	부정
0	1	1
1	0	0
1	1	$Q(t)$ (불변)

8.2 SR 플립플롭

게이티드 SR 플립플롭

EN	S	R	$Q(t+1)$
1	0	0	$Q(t)$ (불변)
1	0	1	0
1	1	0	1
1	1	1	부정

SR 플립플롭의 진리표

$Q(t)$	S	R	$Q(t+1)$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	부정
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	부정

SR 플립플롭의 특성표


$Q(t)$: 현재 상태
 $Q(t+1)$: 다음 상태

특성 방정식
 (characteristic equation)


$Q(t) \backslash SR$	00	01	11	10
0			x	1
1	1		x	1

S (pink arrow pointing to the 1 in row 0, column 10)
 $\overline{R}Q(t)$ (blue arrow pointing to the 1 in row 1, column 10)

$$Q(t+1) = S + \overline{R}Q(t), \quad SR = 0$$




❖ 게이티드 SR 플립플롭(NOR형)



예제 8-3

그림과 같은 파형을 게이티드 SR 플립플롭에 인가하였을 때, 출력 Q 의 파형을 그려라. 단, Q 는 0으로 초기화되어 있으며, 게이트에서의 전파 지연은 없는 것으로 가정한다.


풀이






End of Example

2 에지 트리거 SR 플립플롭



- 게이트드 SR 플립플롭은 $EN=1$ 인 상태에서 모든 동작이 수행
- 플립플롭의 동작시간보다도 EN 의 지속시간이 길면 플립플롭은 여러 차례 동작이 수행되기 때문에 예측치 못한 동작을 할 여지가 충분
- 이를 위해 에지 트리거(edge trigger)를 이용
- 트리거 종류 : 레벨(level) 트리거, 에지(edge) 트리거
- 게이트드 플립플롭은 레벨 트리거로 동작
- 에지 트리거는 플립플롭의 내부 구조를 바꾸어 클록이 0에서 1로 변하거나 1에서 0으로 변할 때의 순간에만 입력을 받아들이게 하는 방법



□ 에지 트리거 SR 플립플롭




상승 에지 펄스전이검출기



하강 에지 펄스전이검출기


- S 와 R 입력을 동기 입력(synchronous input)이라 한다.

□ 에지 트리거 SR 플립플롭의 논리 기호와 진리표



CP	S	R	$Q(t+1)$
$\uparrow$	0	0	$Q(t)$ (불변)
$\uparrow$	0	1	0
$\uparrow$	1	0	1
$\uparrow$	1	1	부정

상승에지 트리거 SR 플립플롭




CP	S	R	$Q(t+1)$
$\downarrow$	0	0	$Q(t)$ (불변)
$\downarrow$	0	1	0
$\downarrow$	1	0	1
$\downarrow$	1	1	부정

하강에지 트리거 SR 플립플롭

예제 8-4

그림과 같은 파형을 상승 에지 SR 플립플롭에 인가하였을 때, 출력 Q 의 파형을 그려라. 단, Q 는 0으로 초기화되어 있으며, 게이트에서의 전파 지연은 없는 것으로 가정한다.


풀이



End of Example

1 게이티드 D 플립플롭

- 게이티드 SR 플립플롭에서 원하지 않는 상태($S=R=1$)를 제거하는 한 가지 방법
- 게이티드 D 플립플롭(Gated D Flip-Flop)은 게이티드 SR 플립플롭을 변형한 것
- 입력신호 D 가 EN 에 동기되어 그대로 출력에 전달되는 특성을 가지고 있음
- D 플립플롭이라는 이름은 데이터(Data)를 전달하는 것과 지연(Delay)하는 역할에서 유래




$EN=0$ 이면 D 입력에 관계없이 앞 단의 NAND 게이트 G_3 과 G_4 의 출력이 1이므로 플립플롭의 출력은 불변

Gated D 플립플롭을 Gated D 래치라고도 한다.

8.3 D 플립플롭


게이티드 D 플립플롭

■ $D = 0$ 일 때



☞ $S=1, R=0$ 인 경우이므로 $Q=0$

■ $D = 1$ 일 때



☞ $S=0, R=1$ 인 경우이므로 $Q=1$

NAND 게이트 진리표

A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

NAND 게이트 SR 래치회로 진리표

S	R	$Q(t+1)$
0	0	부정
0	1	1
1	0	0
1	1	$Q(t)$ (불변)

8.3 D 플립플롭

게이티드 D 플립플롭

EN	D	$Q(t+1)$
1	0	0
1	1	1

D 플립플롭의 진리표

$Q(t)$	D	$Q(t+1)$
0	0	0
0	1	1
1	0	0
1	1	1


D 플립플롭의 특성표

$Q(t) \backslash D$	0	1
0		1
1		1

$$Q(t+1) = D$$

특성 방정식
(characteristic equation)

$Q(t)$: 현재 상태
 $Q(t+1)$: 다음 상태




D 플립플롭의 상태도

예제 8-5

그림과 같은 파형을 게이티드 D 플립플롭에 인가하였을 때, 출력 Q 의 파형을 그려라. 단, Q 는 1로 초기화되어 있으며, 게이트에서의 전파 지연은 없는 것으로 가정한다.


풀이



End of Example


2 에지 트리거 D 플립플롭

- 게이티드 D 플립플롭의 EN 입력에 펄스전이검출기를 추가하여 구성



CP	D	$Q(t+1)$
$\uparrow$	0	0
$\uparrow$	1	1

상승에지 트리거 D 플립플롭의 논리 기호 및 진리표




CP	D	$Q(t+1)$
$\downarrow$	0	0
$\downarrow$	1	1

하강에지 트리거 D 플립플롭의 논리 기호 및 진리표

예제 8-6

그림과 같은 파형의 신호가 레벨 트리거, 상승 에지 트리거 그리고 하강 에지 트리거를 하는 D 플립플롭으로 입력되는 경우 출력 파형을 그려라. 단, 출력 Q 는 0으로 초기화되어 있으며, 게이트에서의 전파 지연은 없는 것으로 가정한다.


풀이



End of Example

□ 7474(Dual 상승에지 트리거 D 플립플롭)

- $\overline{PR}$ 과 $\overline{CLR}$ 은 active low로 동작
- $\overline{PR}=0$ 이면 입력 D 나 CP 에 관계없이 $Q=1$ 로 되고
- $\overline{CLR}=0$ 이면 D 나 CP 에 관계없이 $Q=0$ 이 된다.




7474 IC 핀 배치도

1 게이티드 JK 플립플롭

- JK 플립플롭은 SR 플립플롭에서 $S=1, R=1$ 인 경우 출력이 불안정한 상태가 되는 문제점을 개선하여 $S=1, R=1$ 에서도 동작하도록 개선한 회로
- JK 플립플롭의 J 는 $S(\text{set})$ 에, K 는 $R(\text{reset})$ 에 대응하는 입력
- $J=1, K=1$ 인 경우 JK 플립플롭의 출력은 이전 출력의 보수 상태로 변화
- JK 플립플롭은 플립플롭 중에서 가장 많이 사용되는 플립플롭이다.

- JK 플립플롭에서 J 와 K 의 어원에 대한 정확한 근거는 없으나, 미국의 물리학자 잭 킬비(Jack S. Kilby, 1923~2005)의 이름 이니셜이라는 설이 있다. Texas Instruments사의 엔지니어였던 잭 킬비는 1958년 집적회로를 발명했고, 2000년에 노벨 물리학상을 수상했다.
- 또 다른 설은 가장 흔한 미국 남녀 이름인 John과 Kate에서 따온 말이라고도 하지만 정확한 것은 알려져 있지 않다.




$EN=0$ 이면 J 와 K 입력에 관계없이 앞 단의 NAND 게이트 G_3 과 G_4 의 출력이 1이므로 플립플롭의 출력은 불변

8.4 JK 플립플롭

게이티드 JK 플립플롭

① $J = 0, K = 0$ 일 때



☞ $S=1, R=1$ 인 경우이므로 출력은 불변


NAND 진리표

A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

NAND 게이트 SR 래치회로 진리표

S	R	$Q(t+1)$
0	0	부정
0	1	1
1	0	0
1	1	$Q(t)$ (불변)

② $J = 0, K = 1$ 일 때




☞ $\bar{Q}(t)=0$ 이면 $S=1, R=0$ 인 경우이므로 $Q(t+1)=0$
 $\bar{Q}(t)=1$ 이면 $S=1, R=1$ 인 경우이므로 $Q(t+1)=0$ $\Rightarrow Q(t+1)=0$

8.4 JK 플립플롭

게이티드 JK 플립플롭

③ $J = 1, K = 0$ 일 때



☞ $Q(t)=0$ 이면 $S=0, R=1$ 인 경우이므로 $Q(t+1)=1$
 $Q(t)=1$ 이면 $S=1, R=1$ 인 경우이므로 $Q(t+1)=1$

$\Rightarrow Q(t+1) = 1$


NAND 진리표

A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

NAND 게이트 SR 래치회로 진리표

S	R	$Q(t+1)$
0	0	부정
0	1	1
1	0	0
1	1	$Q(t)$ (불변)

④ $J = 1, K = 1$ 일 때



☞ $Q(t)=0$ 이면 $S=0, R=1$ 인 경우이므로 $Q(t+1)=1$
 $Q(t)=1$ 이면 $S=1, R=0$ 인 경우이므로 $Q(t+1)=0$

$\Rightarrow Q(t+1) = \bar{Q}(t)$

8.4 JK 플립플롭

게이티드 JK 플립플롭

EN	J	K	$Q(t+1)$
1	0	0	$Q(t)$ (불변)
1	0	1	0
1	1	0	1
1	1	1	$\bar{Q}(t)$ (toggle)

JK 플립플롭의 진리표

$Q(t)$	J	K	$Q(t+1)$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

JK 플립플롭의 특성표


특성 방정식
(characteristic equation)

$Q(t)$: 현재 상태
 $Q(t+1)$: 다음 상태


$Q(t) \backslash JK$	00	01	11	10
0			1	1
1	1			1

$J\bar{Q}(t)$ (red box around 11, 10 for $Q(t)=0$)
 $\bar{K}Q(t)$ (blue box around 00, 10 for $Q(t)=1$)

$$Q(t+1) = J\bar{Q}(t) + \bar{K}Q(t)$$




❖ 게이티드 JK 플립플롭(NOR형)



예제 8-7

그림과 같은 파형을 게이티드 JK 플립플롭에 인가하였을 때, 출력 Q 의 파형을 그려라. 단, Q 는 0으로 초기화되어 있으며, 게이트에서의 전파 지연은 없는 것으로 가정한다.


풀이



End of Example


2 에지 트리거 JK 플립플롭

- 게이티드 JK 플립플롭의 클록 펄스 입력에 펄스전이 검출기를 추가하여 구성




에지 트리거 JK 플립플롭의 구조

□ 에지 트리거 JK 플립플롭의 논리 기호와 진리표



CP	J	K	$Q(t+1)$
$\uparrow$	0	0	$Q(t)$ (불변)
$\uparrow$	0	1	0
$\uparrow$	1	0	1
$\uparrow$	1	1	$\bar{Q}(t)$ (toggle)

상승 에지 트리거 JK 플립플롭의 논리 기호 및 진리표




CP	J	K	$Q(t+1)$
$\downarrow$	0	0	$Q(t)$ (불변)
$\downarrow$	0	1	0
$\downarrow$	1	0	1
$\downarrow$	1	1	$\bar{Q}(t)$ (toggle)

하강 에지 트리거 JK 플립플롭의 논리 기호 및 진리표

□ 74112(Dual 하강에지 트리거 JK 플립플롭)

- $\overline{PR}$ 과 $\overline{CLR}$ 은 active low로 동작
- $\overline{PR} = 0$ 으로 하면 입력 J, K, CP 에 관계없이 $Q = 1$ 로 되고
- $\overline{CLR} = 0$ 로 하면 J, K, CP 에 관계없이 $Q = 0$ 이 된다.




74112 IC 핀 배치도

예제 8-8

그림과 같은 파형을 상승 에지 JK 플립플롭에 인가하였을 때, 출력 Q 의 파형을 그려라. 단, Q 는 1로 초기화되어 있으며, 게이트에서의 전파 지연은 없는 것으로 가정한다.


풀이




End of Example

3 주종형 JK 플립플롭

- Master 플립플롭의 클록 입력은 클록 펄스가 그대로 입력되고, Slave 플립플롭 부분의 클록 입력에는 반전된 클록 펄스가 입력되도록 구성



$EN=1$	외부의 J 와 K 의 입력이 Master 플립플롭에 전달 Slave 플립플롭은 $EN=0$ 이므로 동작하지 않음
$EN=0$	Slave 플립플롭이 동작하여 $Q=Y$, $\bar{Q}=\bar{Y}$ Master 플립플롭은 $EN=0$ 이므로 동작하지 않음



주종형 JK 플립플롭의 파형도


TIP

레이스^{race} 현상

플립플롭은 출력이 입력에 피드백되어 있으므로 클록의 레벨 폭이 플립플롭의 지연 시간보다 크면 출력 상태에 의해 입력 상태가 바뀌고, 이로 인해 다시 출력 상태가 바뀌어 플립플롭이 안정화되지 못하는 현상이다. 이러한 레이스 현상을 방지하기 위해 사용되는 플립플롭에는 에지 트리거 플립플롭과 주종형 플립플롭이 있다.

□ 7476(Dual 하강에지 트리거 주종형 JK 플립플롭)


- 카운터 등에서 가장 널리 쓰이는 하강에지 트리거 주종형 JK 플립플롭이며, 2개가 하나의 패키지 안에 들어있다. 7474와 마찬가지로 비동기 입력인 $\overline{PR}$ 과 $\overline{CLR}$ 단자가 있다.




7476의 핀 배치도

1 게이티드 T 플립플롭

- JK 플립플롭의 J 와 K 입력을 묶어서 하나의 입력신호 T 로 동작시키는 플립플롭
- JK 플립플롭의 동작에서 입력이 모두 0이거나 1인 경우만을 이용하는 플립플롭
- T 플립플롭의 입력 $T=0$ 이면, T 플립플롭은 $J=0, K=0$ 인 JK 플립플롭과 같이 동작하므로 출력은 변하지 않는다. $T=1$ 이면, $J=1, K=1$ 인 JK 플립플롭과 같이 동작하므로 출력은 보수가 된다.



회로도



논리 기호

8.5 T 플립플롭


게이티드 T 플립플롭

EN	T	$Q(t+1)$
1	0	$Q(t)$
1	1	$\bar{Q}(t)$

T 플립플롭의 진리표

$Q(t)$	T	$Q(t+1)$
0	0	0
0	1	1
1	0	1
1	1	0

T 플립플롭의 특성표



T 플립플롭의 상태도

$Q(t) \backslash T$	0	1
0		1
1	1	

$T\bar{Q}(t)$ (points to the 1 in the top-right cell)
 $\bar{T}Q(t)$ (points to the 1 in the bottom-left cell)

$$Q(t+1) = T\bar{Q}(t) + \bar{T}Q(t)$$


특성 방정식
(characteristic equation)

$Q(t)$: 현재 상태
 $Q(t+1)$: 다음 상태

예제 8-9

그림과 같은 파형을 게이티드 T 플립플롭에 인가하였을 때, 출력 Q 의 파형을 그려라. 단, Q 는 0으로 초기화되어 있으며, 게이트에서의 전파 지연은 없는 것으로 가정한다.


풀이



End of Example


2 에지 트리거 T 플립플롭

- 게이티드 T 플립플롭의 클록 펄스 입력에 펄스 전이 검출기를 추가하여 구성



CP	T	$Q(t+1)$
$\uparrow$	0	$Q(t)$
$\uparrow$	1	$\bar{Q}(t)$



상승에지 트리거 T 플립플롭




CP	T	$Q(t+1)$
$\downarrow$	0	$Q(t)$
$\downarrow$	1	$\bar{Q}(t)$

하강에지 트리거 T 플립플롭


- 에지 트리거 T 플립플롭은 T 입력은 논리 1 상태로 고정하고 CP 에 클록 펄스를 트리거 입력으로 사용하기도 한다. 이러한 경우 T 플립플롭은 클록 펄스가 들어올 때마다 상태가 바뀌어지는 회로이다.




❖ T 플립플롭을 구현하는 방법



D 플립플롭을 이용



JK 플립플롭을 이용(1)



JK 플립플롭을 이용(2)

예제 8-10

100MHz 클록 펄스 발생기를 사용해서 25MHz를 만들려면 몇 개의 T 플립플롭이 필요한가?

풀이


T 플립플롭 1개는 입력 주파수의 $1/2$ 인 주파수를 출력하므로 필요한 T 플립플롭의 개수는 2개다.

End of Example

- D 플립플롭과 JK 플립플롭은 IC 제품이 많지만 SR 플립플롭이나 T 플립플롭은 IC 제품이 거의 없다.
- D 플립플롭의 IC 제품 : 7474, 74174, 74175, 74273, 74374
- JK 플립플롭의 IC 제품 : 7473, 7476, 74112, 74376


□ 동기 입력과 비동기 입력

- 대부분의 플립플롭은 클록 펄스에 의해서 플립플롭의 상태를 변화시킬 수 있는 동기입력이 있고, 클록 펄스와 관계없이 비동기적으로 변화시킬 수 있는 비동기 입력인 $\text{preset}(\overline{PR})$ 입력과 $\text{clear}(\overline{CLR})$ 입력이 있다.
- 비동기 입력들은 플립플롭의 초기조건을 결정하는 등 다방면으로 유용하게 사용



$\overline{PR}$	$\overline{CLR}$	CP	J	K	$Q(t+1)$
0	1	×	×	×	1
1	0	×	×	×	0
1	1	↓	0	0	불변
1	1	↓	0	1	0
1	1	↓	1	0	1
1	1	↓	1	1	토글

비동기 입력을 가진 JK 플립플롭의 논리기호와 진리표





Preset 입력과 Clear 입력에 있는 JK 플립플롭의 논리회로

예제 8-11

그림과 같이 하강에지 JK 플립플롭의 J 와 K 입력을 논리 1(+5V)로 하고, $\overline{PR}$ 과 $\overline{CLR}$ 입력에 그림의 파형을 인가하였을 때, 출력 Q 의 파형을 그려라. 단, Q 는 0으로 초기화되어 있으며, 게이트에서의 전파 지연은 없는 것으로 가정한다.



풀이





End of Example

1 전파 지연 시간(Propagation Delay Time)

- 입력 신호가 가해진 후 출력에 변화가 일어날 때까지의 시간 간격




클록 펄스의 전파 지연시간




Preset와 Clear에서의 전파 지연시간

2 설정 시간(Set-up Time) 및 유지 시간(hold time)

- 설정 시간(t_s) : CP 의 상승 에지 전이 전에 입력 값이 일정 시간 동안 유지되어야 하는데 필요한 시간 간격
- 보류 시간(t_h) : CP 가 상승 에지 변이 이후에도 입력 값이 변해서는 안 되는 일정한 시간



$D=1$ 이 입력되는 경우




$D=0$ 이 입력되는 경우

3 펄스 폭 (Pulse Widths)

- 플립플롭이 정확하게 동작하기 위한 최소 펄스 폭 pulse width(t_w)은 일반적으로 플립플롭의 preset과 clear 입력의 펄스로 규정

4 최대 클럭 주파수 (Maximum Clock Frequency)

- 최대 클럭 주파수는 플립플롭의 동작 속도를 결정하는 중요한 파라미터
- 최대 클럭 주파수는 플립플롭이 안전하게 동작할 수 있는 최대 주파수
- 항상 최대 클럭 주파수 이하에서 동작시켜야 한다.



5 전력 소모 (Power Dissipation)

$$\text{전력소모} = \text{DC 공급전압} \times \text{평균 공급전류} \quad (P = V_{CC} \times I_{CC})$$

- 플립플롭이 +5V DC 전원에서 동작하고 50mA의 전류가 흐르는 경우 전력 손실

$$P = V_{CC} \times I_{CC} = 5V \times 50mA = 250mW$$

- 이와 같은 플립플롭이 10개로 구성된 디지털 시스템의 요구되는 전체 전력

$$P_{TOT} = 10 \times 250mW = 2500mW = 2.5W$$

- 디지털 시스템에 공급되어야 하는 전류의 양.

$$I = \frac{2.5W}{5V} = 0.5A$$

6 기타 특성

- 디지털 논리 게이트의 전기적 특성에 있는 잡음 여유도, 팬-아웃, 팬-인 등이 플립플롭에도 적용될 수 있다.

7 플립플롭의 특성 비교

파라미터 (단위 : ns)	TTL		CMOS	
	7474	74LS112	74C74	74HC112
$t_s(\text{set-up})$	20	20	60	25
$t_h(\text{hold})$	5	0	0	0
$t_{PHL}(\text{from } CLK \text{ to } Q)$	40	24	200	31
$t_{PLH}(\text{from } CLK \text{ to } Q)$	25	16	200	31
$t_{PHL}(\text{from } \overline{CLR} \text{ to } Q)$	40	24	225	41
$t_{PLH}(\text{from } \overline{PR} \text{ to } Q)$	25	16	225	41
$t_w(L)(CLK \text{ LOW time})$	37	15	100	25
$t_w(H)(CLK \text{ HIGH time})$	30	20	100	25
$t_w(L)(\text{at } \overline{CLR} \text{ or } \overline{PR})$	30	15	60	25
$f_{MAX}(\text{in } MHz)$	15	30	5	20

멀티바이브레이터(multivibrator)는 회로 구성에 따라 다음과 같이 세 종류가 있다.

❖ 무안정 멀티바이브레이터(astable multivibrator)

비안정 또는 불안정 멀티바이브레이터라고 하며, 한 상태에 머무르지 못하고 두 상태를 오가는 일종의 발진기(oscillator)로, 불안정한 2가지 상태인 Low 또는 High를 가진다. 또한 이것은 외부 입력 없이 스스로 주기적인 구형파를 발생시킨다.

❖ 단안정 멀티바이브레이터(monostable multivibrator, one-shot multivibrator)

입력에 트리거 신호(짧은 펄스)가 가해질 때마다 폭이 일정한 구형 펄스 하나를 발생시키는 회로다. 트리거 신호에 의해 일단 준안정상태(quasi-stable)를 유지하다가 곧바로 안정된 상태로 복귀한다.

❖ 쌍안정 멀티바이브레이터(bistable multivibrator)

2개의 안정상태를 가지며, 모든 플립플롭이 여기에 속한다.